

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-345419

(43)Date of publication of application : 14.12.2001

(51)Int.Cl. H01L 25/10
H01L 25/18
H01Q 13/08
H04B 1/04
H04B 1/38
H05K 3/46

(21)Application number : 2000-166447

(71)Applicant : HITACHI LTD

(22)Date of filing : 31.05.2000


(72)Inventor : OKA IREI
OGAWA TAKASHI

(54) INTEGRATED HIGH-FREQUENCY RADIO CIRCUIT MODULE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a low-cost integrated radio circuit module that can integrate an antenna and a radio circuit by a multilayer substrate using a conventional wiring substrate formation process, and is compact and light, and has less interference.

SOLUTION: In a radio circuit where a local oscillation and one-package transmission/reception are assembled onto a multilayer wiring board, wiring in the one-package transmission/reception is multilayered, and the order of the array of a group of terminals being arranged at the package outer periphery of the transmission/reception is optimized to an order where wiring patterns on the multilayer wiring board that are connected to them cannot cross one another.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-345419

(P2001-345419A)

(43) 公開日 平成13年12月14日 (2001. 12. 14)

(51) Int.Cl. ⁷	識別記号	F I	テマコード* (参考)
H 0 1 L 25/10		H 0 1 Q 13/08	5 E 3 4 6
25/18		H 0 4 B 1/04	Z 5 J 0 4 5
H 0 1 Q 13/08		1/38	5 K 0 1 1
H 0 4 B 1/04		H 0 5 K 3/46	Z 5 K 0 6 0
1/38		H 0 1 L 25/10	Z

審査請求 未請求 請求項の数 4 O L (全 5 頁) 最終頁に続く

(21) 出願番号 特願2000-166447(P2000-166447)

(22) 出願日 平成12年5月31日 (2000. 5. 31)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 丘 維礼

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 小川 貴史

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(74) 代理人 100075096

弁理士 作田 康夫

最終頁に続く


(54) 【発明の名称】 一体型高周波無線回路モジュール

(57) 【要約】

【課題】 アンテナ部と無線回路部を従来の配線基板形成プロセスを用いて多層基板により一体化でき、小型軽量で、干渉が少ない、低コスト一体型無線回路モジュールを提供する。

【解決手段】 局部発振部と1パッケージ化送受信部とを多層配線基板上に組み込んだ無線回路において、上記1パッケージ送受信部内部の配線を多層化し、上記送受信部のパッケージ外周に配置される端子群の配列の順序を、それらに接続される上記多層配線基板上の配線パターンが交差しない順序に最適化する。

図1



3

コスト低減が困難である。

【0007】本発明の目的は、アンテナ部と無線回路部を従来の配線基板形成プロセスを用いて多層基板により一体化でき、干渉が少なく、小型軽量で低コストの一体型無線回路モジュールを提供することにある。

【0008】

【課題を解決するための手段】上記課題を解決するため、本発明の一体型高周波無線回路モジュールは、局部発振部と1パッケージ化送受信部とを多層配線基板上に組み込んだ無線回路モジュールにおいて、上記1パッケージ化送受信部内部の配線を多層化し、上記1パッケージ化送受信部のパッケージ外周に配置される端子群の配列の順序を、それらに接続される上記多層配線基板上の配線パターンが交差しない順序に最適化したことを特徴とする。

【0009】より具体的には、少なくとも2層の誘電体層と各誘電体層を挟むように配置した導体層とで構成された多層基板と、上記多層基板の表面導体層からなり、マイクロストリップラインにより構成された少なくとも1平面パッチを含む送受信アンテナ手段と、上記多層基板の裏面導体層により構成された配線パターンおよび上記配線パターンに組み込まれた1パッケージ化送受信部、局部発振部および外部接続部を含む無線回路手段と、上記送受信アンテナ手段と上記無線回路手段との間で上記多層基板に貫通した給電用バイアホールを含む信号の伝達を行なう信号伝達手段とを有し、上記多層基板の中間の導体層は少なくとも1層が接地層を構成し、上記1パッケージ化送受信部、上記局部発振部がそれぞれ少なくとも1個の接地用バイアホールで接地層と接地する接地手段を有する高周波無線回路モジュールにおいて、上記1パッケージ化送受信部の外周に形成される搬送周波数信号端子、中間周波数信号端子、直流電源端子および接地端子を少なくとも1つずつと、応用によって必要となる制御信号端子の配列を、上記1パッケージ化送受信部の配線を多層化することで、これらの端子が上記給電用バイアホールまたは上記局部発振部もしくは上記外部接続部と結ぶ複数の配線パターンがそれぞれ交差しない順序に配置することによって達成される。

【0010】より好ましくは、上記構成において1パッケージ化送受信部の搬送周波数信号端子と中間周波数信号端子がパッケージの反対側にあり、上記給電用バイアホールから距離的に近い順に上記1パッケージ化送受信部、上記局部発振部および外部接続部が配置される。

【0011】また、好ましくは、上記多層基板は配線基板形成プロセスにより形成し、上記給電用バイアホールと上記接地用バイアホールは誘電体層を貫通するスルーホールにめっきプロセスにより形成する導体で導電される。

【0012】

【発明の実施の形態】図1に本発明の一実施例による一

4

体型無線回路モジュールの断面図、図4に上面図を示す。図において1は誘電体多層基板、2はアンテナ部、3は接地層、4は1パッケージ化送受信部、5(a, b)は局部発振部、6は給電用バイアホール、7、8は接地用バイアホール群、9は外部接続部、11、12は誘電体層、21は搬送周波数配線、22(a, b)は中間周波数配線、23(1~n)はPLL制御信号配線、24は制御信号配線、25は電源配線、26は局部発振信号配線、30(a, b)はフィルタを示す。

【0013】本実施例の一体型無線回路モジュールは、誘電体層11および12と、この誘電体層11、12を挟む複数の導体層とからなる誘電体多層基板1を有し、この多層基板1の中間導体層が接地層3を構成する。

【0014】上記多層基板1の表面導体層はマイクロストリップラインによるアンテナ部2を構成しており、裏面導体層は搬送周波数配線21、中間周波数配線22(a, b)、制御信号配線23(1~n)、送受信回路制御信号配線24および電源配線25を含む配線パターンを構成している。この配線パターンに、1パッケージ化送受信部4、局部発振部5および外部接続部9が組み込まれ、無線回路部が構成される。

【0015】また、多層基板1には、通信部とアンテナ部を電気的に結合する給電用バイアホール6、接地層3と上記1パッケージ化送受信部4を接続する第1接地用バイアホール群7、上記接地層3と局部発振部5を接続する第2接地用バイアホール群8が形成されている。

【0016】図2は上記無線回路部の構成例を示す。この回路は、送信ミキサ31と電力増幅器32からなる送信部33、低雑音増幅器34と受信ミキサ35からなる受信部36、アンテナ共用器37および局部発振信号通倍器38が少なくとも1つのマイクロ波モノリシック集積回路(MMIC)に形成され、マルチチップモジュール(MCM)パッケージとして実装され、図1の1パッケージ化送受信部4を構成する。

【0017】図2の局部発振部5は電圧制御発振器41、位相ロック回路42(PLL)および基準発振器43からなる。ここで、上記局部発振部5は図4のように、電圧制御発振器41と上記位相ロック回路42が一体パッケージ5aとして構成され、基準発振器43部が5bのように実装されることもある。


【0018】MMICは量産に適するため、低コスト化が期待できる。また、半導体薄膜プロセスでキャパシタ、インダクタ、抵抗など回路部品を集積回路に組み込むため、小型軽量化ができる。さらに、パッケージに封じ込まれるため、外部電磁界の影響を受けにくい。特に上記局部発振部5と相互に影響しにくいことが高性能化に重要である。

【0019】さらに、上記1パッケージ化送受信部4と上記局部発振部5の相互干渉を減少するために、それぞれを接地用バイアホール群7、8で接地層3に接地す


7

53…ボンディングワイヤ、54…誘電体層、55…シールド導体層、56…高周波導体層、57…中間接地導体層、58…直流電源導体層、59…裏面導体層、60*

【図1】




【図3】




8

*…バイアホール、61…ポッティング、62…蓋、63…端子。

【図2】



【図4】



フロントページの続き

(51) Int. Cl. 7

識別記号

F I

テーマコード (参考)

H 0 5 K 3/46

F ターム (参考) 5E346 AA15 AA35 AA43 BB02 BB03
BB04 BB16 HH04 HH22
5J045 AA01 AB05 DA10 EA08 HA03
JA12 MA07 NA04
5K011 AA03 AA15 AA16 DA01 DA02
DA06 JA01 KA18
5K060 AA10 HH09